| |
 班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
|
每期人數(shù)限3到5人。 |
| 上課時間和地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班）：2020年3月16日 |
| 實驗設備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學員免費推薦工作
★實驗設備請點擊這兒查看★ |
| 質(zhì)量保障 |
1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結(jié)束后,授課老師留給學員聯(lián)系方式,保障培訓效果,免費提供課后技術(shù)支持。
3、培訓合格學員可享受免費推薦就業(yè)機會。 |
課程大綱 |
招生對象
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ |
| 硬件設計工程師，硬件測試工程師，PCB設計工程師，EMC工程師，PI工程師，SI工程師，項目經(jīng)理，技術(shù)支持工程師，研發(fā)主管,研發(fā)總監(jiān),研發(fā)經(jīng)理,測試經(jīng)理,系統(tǒng)測試工程師。 |
|
課程內(nèi)容
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ |
課程背景
本課程重點講解了DDR3_Gbps高速差分SIPI設計，幫助電子行業(yè)工程技術(shù)人員提高在PCB布線和信號分析方面的專業(yè)技能，為企業(yè)培養(yǎng)優(yōu)秀的SI工程師，提高產(chǎn)品質(zhì)量和可靠性，增強產(chǎn)品在國內(nèi)國際的市場競爭力。
本課程重點不是“書本上的理論”，而是“工程中該怎么做、為什么這樣做”。
既要了解“這個地方有這個問題”，又要知道“這個問題工程上這樣處理”。
緊扣工程設計講解關鍵知識點，拒絕枯燥的理論堆積，實用為主,直觀形象，便于工程師接受。
課程受益
實戰(zhàn)應用、真正解決問題，方便落實！明白為什么，更清楚怎么做！
通過本課程的學習你可以在硬件設計，硬件測試，PCB設計，SI設計，PI設計等方面的能力有質(zhì)的飛躍，本課程的內(nèi)容幫助你成為業(yè)界頂尖的工程師
參加對象
硬件設計工程師，硬件測試工程師，PCB設計工程師，EMC工程師，PI工程師，SI工程師，項目經(jīng)理，技術(shù)支持工程師，研發(fā)主管,研發(fā)總監(jiān),研發(fā)經(jīng)理,測試經(jīng)理,系統(tǒng)測試工程師。
DDR3_Gbps高速差分SIPI設計課程大綱
第一部分：DDR3高速并行SIPI設
1、DDR3 接口 SI/PI 設計內(nèi)容
? DDR3 接口介紹
? DDR3 接口信號電源要求
? DDR3 接口SI/PI 設計包含哪些內(nèi)容？
? 如何評價DDR接口信號質(zhì)量？
? 導致眼圖惡化的因素
? 時序分析ABC
? 影響時序的因素
? Timing Budget 示例
2、DQ/DQS??信號組
? 了解SSTL的脾氣
? ODT和ZQ calibration
? 走線阻抗：50歐？??45歐？ 40歐？ …………
? 間距控制：1.5X ??? 2X ??? 2.5X ?????…………
? 如何優(yōu)化Ron、Z0、ODT組合
? 影響時序的因素分析
? 扇出長度問題
? 走線中途過孔的處理
? 怎樣規(guī)劃層疊和參考平面？
3、ADDR/CMD/CNTL_CLOCK信號組
? 常用拓撲結(jié)構(gòu)及端接
? 摸透Fly-by 結(jié)構(gòu)的脾氣?
? 鏈中容性負載的影響
? 容性負載補償
? VTT 上拉電阻的選擇
? 主干線長度、DDR區(qū)域分段長度、尾巴長度等的影響
? 驅(qū)動器封裝引起的波形變化
? DDR芯片封裝引起的信號惡化
? DDR芯片扇出過孔的影響
? DDR芯片扇出長度的影響
? Fly-by 結(jié)構(gòu)中不同位置的眼圖特點
? Fly-By結(jié)構(gòu)綜合優(yōu)化
? Fly-By結(jié)構(gòu)的等長設置
? Timing Budget： 示例
? 影響jitter的因素分析
? T拓撲與端接
4、DDR3接口電源設計
? VDD/VDDQ電源設計
? VTT電源設計
? VREF電源設計
5、信號質(zhì)量及時序優(yōu)化要點
? 如何選擇阻抗
? 層疊設置必須注意的問題
? Date lane優(yōu)化要點
? ADDR/CMD/CNTL/CLK優(yōu)化要點
? DDR3接口布線優(yōu)化要點
? VDD/VDDQ電源設計要點
? VTT電源設計要點
? VREF電源設計要點
6、DDR3 接口仿真方法
? 仿真設置關鍵點
? 如何解讀仿真結(jié)果
? 信號質(zhì)量仿真、演示
? 眼圖質(zhì)量仿真、演示
? 時序仿真、演示
第二部分：Gbps高速差分SIPI設計
1、高速差分設計8個關鍵控制點
? 高速差分互連系統(tǒng)結(jié)構(gòu)
? 眼圖關鍵特征參數(shù)解讀
? 高速差分設計8個關鍵控制點
2、S參數(shù)及TDR
? 理解S參數(shù)
? 利用S參數(shù)提取信息
? 利用S參數(shù) debug
? 反射與TDR
? TDR 分辨率
3、耦合干擾問題
? 同層線間串擾
? 層間串擾
? 孔與孔的耦合干擾
? 回流路徑引起的耦合干擾
? 通過電源系統(tǒng)產(chǎn)生耦合干擾
? 各種耦合干擾的規(guī)避措施
4、抖動問題
? 引起抖動的常見因素
? 耦合干擾如何影響抖動
? ISI 如何影響抖動
? AC耦合電容如何影響抖動
? 阻抗不連續(xù)如何影響抖動
? 參考平面如何影響抖動
? 電源噪聲如何影響抖動
? 差分對配置如何影響抖動
? 差分不對稱性影響抖動
5、差分、共模的轉(zhuǎn)換
? 詳解模態(tài)轉(zhuǎn)換
? 模態(tài)轉(zhuǎn)換對眼圖質(zhì)量的影響
? 解決模態(tài)轉(zhuǎn)換問題的各種措施
6、互連通道阻抗優(yōu)化
? 阻抗連續(xù)性優(yōu)化內(nèi)容
? 過孔研究及優(yōu)化
? 金手指焊盤特性及優(yōu)化
? AC耦合電容焊盤優(yōu)化
7、電源優(yōu)化設計
? 摸透磁珠濾波器的脾氣
? L型還是PI型
? 負載之間的電源干擾
? 優(yōu)化電源樹結(jié)構(gòu)
? 電源樹優(yōu)化示例
? SERDES接口模擬電源設計要點
8、交流答疑 |
|
|
|
|
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業(yè)
