 集成電路IC設計工程師培訓班 |
| 課程說明 |
本課程講授基于Synopsys EDA tools構成的ASIC/SOC數(shù)字電路前端開發(fā)流程，學員通過運用數(shù)字邏輯、硬件描述語言完成一個中等規(guī)模的專題項目設計，在課程過程中掌握數(shù)字集成電路的coding、仿真、綜合、靜態(tài)時序分析、可測性設計、一致性驗證等一系列數(shù)字電路前端流程中的設計技巧，最終使學員達到能獨立完成中等規(guī)模電路模塊的前端設計水平。模擬前端設計當中建模、模擬、驗證、優(yōu)化，以及模擬電路設計中的測試電路技術和可測性設計技術和最新的亞微米CMOS電路設計技術，通過多個專題實驗幫助學員熟悉模擬設計流程，提升學員分析、設計、優(yōu)化、測試電路的能力。本課程涵蓋模擬設計領域相關技術的核心內容，注重基礎知識和實用技巧的講解外，還將特別講授近年發(fā)表在JSSC/ISSCC等國際一流雜志上最新的設計理念。本課程為模擬設計高端精華課程，老師將多年實踐經驗手把手教授，讓學員在真實的項目實踐環(huán)境中提升技術水平，熟練使用EDA工具，真正掌握IC設計中“漁”的手段
本課程同時講授CMOS模擬集成電路結構的分析與設計，詳細介紹在不同應用指標要求下的多種模擬電路模塊的設計，以及設計所必須考慮的測試問題，通過課題實踐范例和專題制作，讓學員掌握CMOS模擬集成電路的實際設計方法、實用技巧以及成熟的設計經驗。本課程包括以下四個教學模塊，分別是：
前端設計實用技術，內容包含CMOS模擬電路工藝與器件模型分析，版圖基本知識，學習Unix/Linux操作系統(tǒng)及命令，前端設計常用EDA工具的安裝、調試及基本使用方法；
模擬設計實踐培訓，內容包含實踐性地電流鏡電路分析與設計、參考源電路設計，在此基礎上介紹模擬電路的噪聲模型與分析以及開關電容電路設計、放大器電路設計、運放反饋設計、運放穩(wěn)定性與頻率補償、運算跨導放大器(OTA)、比較器設計等技巧。以高性能運放和比較器為實例進行分析與指導，進行AD/DA電路模型分析、SNR分析、ADC和DAC電路結構分析、仿真驗證技術的學習。還將以PLL、Sigma-delta ADC/DAC為設計實例，著重講述各模塊電路的劃分與設計技巧，通過專題實踐幫助學員快速熟悉、掌握模擬電路設計的流程；
前端設計高級技術進階，內容以業(yè)界主流的音頻產品為實例，進行模擬電路設計與版圖設計的關系、測試電路技術、可測性設計技術，以及亞微米CMOS電路設計技術的教學； |
| 培訓目標 |
幫助學員熟悉并掌握典型數(shù)字ASIC/SOC芯片前端開發(fā)流程和設計技巧，以及相關設計軟件的使用，課程結束后學員可積累相當于1年左右的實際工作經驗，能夠獨立完成ASIC/SOC中等模塊的設計。
掌握模擬集成電路基本原理與實際范例，能分析和設計各類CMOS模擬集成電路，掌握CMOS模擬電路設計流程和設計方法，可獨立完成模擬電路前端設計，具備一定的實際設計經驗，成為中級模擬IC前端設計工程師。
本培訓在短時間內快速提高版圖知識及實戰(zhàn)能力，具備實踐項目能力——
（1）如何進行版圖的驗證（DRC/LVS）；
（2）Latch up和ESD原理及版圖設計。
同時，在加強實踐項目能力的基礎上，鞏固加強基礎知識——
（1）UNIX操作系統(tǒng)的使用、Virtuoso layout工具使用等知識；
（2）數(shù)字標準單元（如反相器、與非門、D觸發(fā)器等）的版圖設計
（3）模擬電路（如偏置電路和差分放大電路等）的版圖設計； |
| 入學要求 |
| 有數(shù)字電路設計和硬件描述語言的基礎或自學過相關課程。。 |
|
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
|
每期人數(shù)限3到5人。 |
|
上課時間和地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班）：IC設計工程師培訓班：2020年3月16日 |
|
實驗設備 |
☆資深工程師授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
☆合格學員免費頒發(fā)相關工程師等資格證書，提升您的職業(yè)資質
專注高端培訓15年，端海提供的證書得到本行業(yè)的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
|
最新優(yōu)惠 |
|
◆請咨詢客服。 |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后,授課老師留給學員聯(lián)系方式,保障培訓效果,免費提供課后技術支持。
3、培訓合格學員可享受免費推薦就業(yè)機會。 |
| 集成電路IC設計工程師培訓班 |
| |
第一階段 集成電路前端設計 |
計算機操作系統(tǒng)UNIX應用；
數(shù)字電路邏輯設計；
硬件描述語言HDL和邏輯綜合初步；
集成電路設計導論及流程；
半導體器件原理及集成電路概論；
項目設計實踐（C）。 |
CMOS VLSI設計原理；
ASIC設計導論；
數(shù)字系統(tǒng)設計與FPGA現(xiàn)成集成；
可測性設計；
項目設計實踐。 |
RTL驗證；
靜態(tài)時序分析（STA）；
邏輯綜合（Logic Synthesis）；
可測性設計（DFT）；
IP Based設計；
軟硬件協(xié)同設計仿真；
Matlab系統(tǒng)設計 |
|
第二階段 數(shù)字集成電路后端設計 |
|
半導體器件原理及集成電路概論；
集成電路設計導論及流程；
版圖設計知識；
版圖設計工具及使用方法；
項目設計實踐（C）。 |
|
CMOS集成電路設計原理；
ASIC設計導論；
IC布局布線設計；
版圖驗證和提取；
可測性設計；
項目設計實踐。 |
|
Top-Down設計流程；
Full-Customer設計流程；
標準單元庫設計；
單元庫的各種庫文件；
各種單元的功能，結構和版圖。 |
|
第三階段 IC版圖強化 |
計算機網絡與UNIX應用
UNIX是當代最著名的多用戶、多進程、多任務的分時操作系統(tǒng)。目前，大部分的IC
EDA軟件都是基于UNIX操作系統(tǒng)平臺的。
★ 計算機網絡
★ UNIX概述
★
UNIX系統(tǒng)訪問
★ UNIX的圖形用戶界面
★ 文件和目錄
★ 文件結構
★ 文件管理
★
UNIX文本編輯器?Vi
★ SUN 工作站簡況
★
SOLARIS操作系統(tǒng)的基礎知識學習結構：教材，講義，課堂講解，多媒體課件，上機操作 |
半導體基礎理論
★半導體基本特性
半導體材料
晶體結構
價鍵
能級與能帶
電子與空穴
N型半導體和P型半導體
★
晶體管工作原理
PN結
PN結二極管
雙極型晶體管
MOS場效應晶體管
★
集成電路中的器件結構
電學隔離的必要性和方法
二極管、雙極型晶體管、MOS場效應晶體管、電阻、電容、接觸
孔、通孔和互連線的結構
學習結構：教材，講義，課堂講解，多媒體課件，指定參考書 |
集成電路制造工藝
★ 集成電路制造工藝引論
★ 外延生長
★ 掩膜制版工藝
★
光刻
★ 熱氧化
★ 摻雜工藝（熱擴散、離子注入）
★ 刻蝕
★ 化學氣相淀積
★
鍍膜
★ 集成電路工藝集成技術(MOS工藝、雙極型工藝) |
集成電路設計概論
★ 集成電路概述
★
集成電路設計概述
★ 設計流程和設計工具
★ 國內外集成電路技術發(fā)展概況
★
國內外主要集成電路晶圓代工廠(Foundry)介紹
學習結構：教材，講義，課堂講解，多媒體課件 |
集成電路設計EDA工具
★ EDA軟件的發(fā)展概況
★ 前端設計軟件概況
★
后端設計軟件
學習結構：教材，講義，課堂講解，多媒體課件，操作演示（錄制配音合成），實際上機操作 |
基本版圖知識
★ 集成電路常用設計流程
★
基本版圖知識
版圖的層次
版圖設計中的注意事項
不同器件特性相對版圖布局的關系
★
設計規(guī)則和版圖驗證
設計規(guī)則
布局布線
版圖驗證知識（設計規(guī)則檢查DRC、電學規(guī)則檢查ERC、版圖和電路的對比檢查LVS、版圖參數(shù)提取LPE）
★
版圖設計
版圖編輯環(huán)境設置
版圖編輯軟件的使用
版圖數(shù)據(jù)文件操作基礎知識
★
版圖設計實例
概述
五管單元與非門的設計
一交通路口信號燈控制器設計
學習結構：教材，講義，課堂講解，多媒體課件，操作演示（錄制配音合成），實際上機操作 |
芯片的物理分析
★
MOS集成電路的芯片解剖
芯片解剖過程
電路分析
時序邏輯分析
版圖設計規(guī)則的分析
版圖的布局布線分析
★
雙極型集成電路的芯片解剖
版圖識別要點 |
|
|
| 第三階段 |
1：Virtuoso Layout Editor工具介紹、正確的工作環(huán)境設定和Bindkey設定
2：如何理解Design Rule,并根據(jù)Design Rule布局PMOS和NMOS
3：Latch-Up和Antenna Rule原理說明及如何正確布局
4：正確布局基本邏輯單元，如INV,NAND,NOR等
5：DRC和LVS操作和排錯
6：DFF版圖設計及DRC&LVS clean。
7：Diode、BJT、各種電阻和電容的版圖布局及應用
8：模擬電路Current mirror，Bias和OP等電路原理及版圖布局
9：PAD原理及版圖設計
|
| |
第三階段 模擬集成電路設計 |
第一部分、基本電路及理論
1．半導體器件原理以及模型
2．半導體工藝，封裝技術
3．版圖設計，latch up和天線效應
4．EDA tool，rules，Unix，Spice等工具以及語言使用
5．單級放大器和差分對
6．電流鏡，電流源，電壓源實驗
7．比較器
8．一級運放，fold-cascode實驗
9．反饋、穩(wěn)定性理論、補償
10．兩級放大器，two-stage op實驗
11．LDO專題，VCCS，buffered-LDO實驗
12．全差分放大器，全差分放大器實驗
第二部分、綜合應用及業(yè)界趨勢
13．放大器應用：濾波、驅動、積分、加減法、乘法等
14．先進放大器：Audio amplifier專題
15．開關電容電路
16．AD/DA原理，種類
17．Sigma-delta ADC建模，設計技巧
18．PLL專題及實驗
19．DC-DC專題
20．Class-D專題
21．ESD技術以及發(fā)展狀況
22.IC設計流程，工具，仿真，基本設計概念，模擬單元設計 |
| |
| |
1、代碼編寫及仿真技巧
系統(tǒng)介紹verilog語法規(guī)范、語言與電路實現(xiàn)之關系，以及RTL仿真技術、RTL代碼編寫技巧、控制單元和數(shù)據(jù)通路單元的實現(xiàn)技巧、基于Verilog語言的測試編碼技巧，功能驗證及Testbench搭建的技巧。
2、綜合技術
講述綜合基礎、組合電路與時序電路、基于TCL的綜合流程、綜合策略、設計環(huán)境和設計約束的制定、綜合優(yōu)化的技巧、實現(xiàn)優(yōu)化結果的可綜合代碼編寫技術等。
3、可測試設計技術
基于Synopsys DFT compiler的DFT技術，介紹可測性設計技術、組合電路和時序電路的測試方法、基于TCL的DFT設計實現(xiàn)的基本流程。
4、靜態(tài)時序分析技術
基于Synopsys PT的靜態(tài)時序分析技術，介紹靜態(tài)時序分析、基于TCL技術的處理過程和常用的時序分析方法。
5、一致性驗證技術介紹
介紹一致性驗證技術，使學員了解基于Synopsys Formality 的一致性驗證方法。9、實際電流鏡設計
6、基準源設計與hspice使用技巧
7、運放設計與hspice使用技巧，二級運放，RC二級運放
8、比較器、振蕩器設計
9、電源系統(tǒng)設計（LDO）原理、結構、設計
10、Virtuoso LE使用與drc, lvs、版圖設計實例
11、電源系統(tǒng)設計（DC-DC）
6、Cache控制器專題項目
項目實踐：
本課程專題實驗是構造一個8位CPU（8051）的外部Cache控制器，用于實現(xiàn)CPU通過LPC協(xié)議(Intel的一種主板總線協(xié)議)訪問外部LPC FW Hub(Burst訪問)的執(zhí)行程序。本項目包括CPU core接口模塊,控制狀態(tài)寄存器模塊,two-way組相聯(lián)的cache控制模塊,SRAM控制模塊,LPC 接口模塊。學員可以從中學習如何從IP,標準接口spec和Cache算法入手，進行項目的Architecture設計，完成模塊劃分，設計spec和RTL代碼，建立仿真計劃和仿真環(huán)境，完成整個項目的功能仿真到綜合、STA，以及一致性驗證,實現(xiàn)一個較完整的SOC設計流程。設計規(guī)模在萬門級。在0.25um工藝庫下，頻率不小于100MHz。
|
| |
| |
| |
|
首頁 課程表 報名 在線聊 講師 品牌 QQ聊 活動 就業(yè)
