1. 高速電路設計信號完整性和電源完整性分析培訓
   ? 高速電路設計信號完整性和電源完整性分析培訓
   參加對象：
   從事高速數字信號設計的SI工程師、PI工程師、PCB設計工程師、EMC工程師，硬件設計工程師、測試工程師，項目經理，技術支持工程師，研發(fā)工程師等。
   課程目標：
   本課程結合講師多年的理論和實戰(zhàn)工作經驗，詳細介紹了信號完整性（SI）、電源完整性（PI），以及EMI/EMC設計較完整的知識體系，并介紹了工業(yè)界和學術界的最新成果，讓參與培訓的人員能夠了解問題的本質。通過理論和實踐相結合的培訓方式，幫助電子行業(yè)工程技術人員在理解高速信號傳輸本質和高速電源分配網絡的基礎上，掌握分析SI/PI問題的工具和技巧，提高在PCB，封裝和芯片產品設計的專業(yè)技能，最終能夠獨立的分析和解決SI/PI問題，為企業(yè)培養(yǎng)優(yōu)秀的SI/PI工程師和項目管理人員，提高產品性能質量和可靠性，增強產品的市場競爭
   課程大綱：
   1.?高速系統設計技術及面臨的挑戰(zhàn)
   1.1?技術發(fā)展趨勢，工藝變化對設計提出的挑戰(zhàn)；
   1.2?介紹最新的技術，如3DIC，碳納米互連；電磁帶隙結構；
   1.3?用正確的思維設計高速電路；
   2.?電路的基本元件和參數
   2.1?認識電阻，電容，電感
   2.2?電路的幾個基本定理
   2.3?Z，Y，S參數的定義和基本性質
   3.?傳輸線理論基礎及基本概念
   3.1?傳輸線的基本結構和實際制造工藝；
   3.2?為什么是50?Ohm？
   3.3?傳輸線的建模方法；
   3.4?傳輸線方程的基本理論和參數，如特性阻抗，傳輸常數，；
   3.5?傳輸線結構對參數的影響；
   3.6?高速信號是越快越好嗎？
   4.?高速傳輸線的反射
   4.1?反射的機理和影響；
   4.2?TDR?的原理和應用；
   4.3?反射的匹配技術和優(yōu)缺點；
   4.4?利用輸入阻抗分析問題；
   5.?高速傳輸線的串擾
   5.1?串擾產生的機理；
   5.2?串擾對時序的影響；
   5.3?串擾的抑制手段；
   6.?高速傳輸線-差分線
   6.1?差分線的優(yōu)缺點；
   6.2?差分信號和共模信號；
   6.3?無耦合差分線的阻抗匹配；
   6.4?耦合差分線的特性阻抗，傳輸速度，端接阻抗；
   6.5?差分信號和共模信號的端接；
   7.?抖動
   7.1?抖動的定義于分類；
   7.2?系統各元件對抖動的影響；
   7.3?抖動的PDF；
   7.4?抖動分離；
   7.5?抖動抑制；
   8.?高速串行和并行設計
   8.1?DDR的架構；
   8.2?HSS的架構；
   8.3?DDR?和HSS各自的優(yōu)缺點。
   9.?目標阻抗
   9.1?目標阻抗的定義；
   9.2?目標阻抗的趨勢和意義；
   10.?PDN網絡
   10.1?PDN基本組成元件；
   10.2?去耦電容的結構和特性；
   10.3?去耦電容的選取，安裝與位置；
   10.4?電源/地平面的結構和參數特性；
   10.5?芯片的供電軌道和IR?drop;
   10.6?Flip?chip?和Wirebond的結構；
   11.?SSN
   11.1?SSN的機理；
   11.2?SSN的抑制方法；
   11.3?SSN的周期特性；
   11.4?PDN設計的方法；
   11.5?噪聲與開關電流的特性；
   12.?系統級的PDN設計方法
   12.1?如何確定電壓，溫度，功耗?
   13.?PI和SI的協同設計
   14.?SI/PI?仿真軟件的介紹
   14.1?SI/PI的仿真分析方法
   14.2?Hspice
   14.3?HFSS
2. 
   ?
3. 
   ?
   ?
   ?
   ?
4. 
   ?
   ?
   ?
   ?
5. 
   ? ?
6. 
   
7. 
   ?
8. 
   ?
   ?
9. 
   ?
   ?
10. 
    
    

"